DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

007701620

Image available

WPI Acc No: 1988-335552/198847

Forming thin-film transistor on insulator - by annealing semiconductor film in oxygen atmos. and depositing gate insulation film NoAbstract Dwg

2/3

Patent Assignee: SEIKO DENSHI KOGYO KK (DASE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 63250178 19881018 JP 8785378 Α 19870407 198847 B

Priority Applications (No Type Date): JP 8785378 A 19870407

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63250178 A

Title Terms: FORMING; THIN; FILM; TRANSISTOR; INSULATE; ANNEAL;

SEMICONDUCTOR; FILM; OXYGEN; ATMOSPHERE; DEPOSIT; GATE; INSULATE;

FILM;

NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-027/12;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

63-250178 [JP 63250178 A]

PUBLISHED: October 18, 1988 (19881018)

INVENTOR(s): SHIMIZU NOBUHIRO

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL, NO.:

62-085378 [JP 8785378]

FILED:

April 07, 1987 (19870407)

INTL CLASS: [4] H01L-029/78; H01L-021/20; H01L-021/263; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 715, Vol. 13, No. 62, Pg. 44,

February 13, 1989 (19890213)

ABSTRACT

PURPOSE: To improve an interface between a gate insulating film and a recrystallization semiconductor film and besides to improve a flat band voltage, by performing an annealing process in an atmosphere of oxygen before piling a gate insulating film.

CONSTITUTION: A semiconductor film 2 is piled on an insulating substrate 1 annealed with beam energy 3. In succession, a low resistance semiconductor film 4 of 0.1 .omega.cm or less in specific resistance is piled on a recrystallization semiconductor film 21, and only the low resistance semiconductor film 4 on source and drain regions is made to remain and activated by a beam annealing method, when a N channel TFT is manufactured, N type impurities are added. When a P channel TFT is manufactured, P type impurities are added. Thereafter photo-lithography is used to etch the recrystallization semiconductor film 21 and then to perform element isolation and next annealing is performed in an atmosphere of oxygen 5. This oxygen annealing may be performed at 400 deg.C to 600 deg.C for thirty minutes or more. A surface of a channel part in the recrystallization semiconductor film 21 is thus oxidized thinly, so that an interface of the channel part can be improved.

⑲日本図特許庁(JP)

①特許出顧公開

母公開特許公報(A)

昭63-250178

Sint Cl.4

識別記号 3 1 1 庁内整理番号 F-8422-5F **砂公開 昭和63年(1988)10月18日**

H 01 L 29/78 21/20 21/263 27/12 F -8422-5F 7739-5F

7514-5F 審査請求 未請求 発明の数 1 (全4頁)

9発明の名称

()

()

薄膜半導体装置の製造方法

創特 顔 昭62-85378

金出 顧 昭62(1987)4月7日

②発明者 清水

信 宏

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

到出 頤 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

0代理人 并理士 最上 務 外1名

明 年 巻

1. 免別の名称

部割半導体装置の製造方法

2. 特許請求の範囲

次の(A) ~ (A) からなる課題や事体教室の製造方法。 (A) 結構基板上に、非晶質または多結晶の半導体 限を増積した後、ビームエネルギーで叙記半導体 数をアニールして、再結晶半導体数にする工程。

四島起興結晶半導体数上に、比抵抗0.1 0 m以下の低抵抗率導体数を堆積して、ソースとドレイン領域のみ扱して、強をエッチングした後、ビームエネルギーにより、前紀低低抗半導体数を活性化して、さらに係低試にする工程。

○電子を分離するために、前記再結晶学導体数を息状にエッチングして、数余雰囲気中で400 で~600 でで30分以上アニールする工程。

(4) 南記酸素アニール後、ゲート語種数を単級した後、ソースとドレイン領域に、コンククトホールを形成して、ゲート電医、ソース電優、ドレイ

ン電板を製作する工程。

3. 発明の詳細な説明

(原業上の利用分野)

本是明は、逸縁物上に高級トランジスタ(TP T)を製作する方法に関する。

(発明の概要)

本発明は、絶縁物上にTFTをビームアニールにより単作する工程において、ゲート絶縁感権品 前に、似衆雰囲気中でアニールをすることにより、 フラットバンド電圧 (Vre) を改善できるように したものである。

(健衆の技術) ..

総余、ゲート協議関連租業に放業雰囲気中での アニールを行わなかった。

(発明が解決しようとする問題点)

第3回 N の 1。 - ∀。 特性に示すように、従来 の方法では、 ∀・* < 0 となり ∀。 - 0。 でのリー ク電板が大きくなってしまう。

(作用)

()

()

特問昭63-250178(2)

ゲート絶貨政権初次に、敵衆ジ四気中でアニールすることにより、ゲート絶貨数と再結晶半導体数との界面が改善され、Vrsも改善される。 (支援例)

以下、図問によって本気列を提明する。第1図 い~はは、本発明の第1英編例の工程を説明する ための新田図である。

第1 図はは独議な伝1上に半導体数2を埋扱し、 ビームスネルギー3でアニールする工程である。 地域存在1の例としては、石英や領アルカリガラ スやアルカリなどの不減効を含んだガラスの変数 に地級物をコートしてガラスからの不減物の数数 を防止したものなどがある。ここでは、650 での プロセスが使用可能な量アルカリガラス落板を飲 プロセスが使用可能な量アルカリガラス落板 の取扱力法があるが、ここではアモルファスシリ コン(a - z 1)をブラズマCVD法で単級 カなについて製剤する。堆積温度は、空温から的 100 での間に設定し、原料ガスは主にシラン(S i H。) Pジシラン(Sie H。)又は、ジメラン

再結晶アニールを行う。前記プレアニールと同様 に、反窓または空景や不透性ガス雰囲気でAェレ ーザを使って、水素を飲去したa‐ョーが溶散す るエネルギー忠度でピームエネルギー3を走査さ せる。この結果、半郡体数2は結晶化して可結晶 平穏体数21となる。

第1回他は、河路森平等体設21上に、比低坑0.1 20以下の低低低等等体製4を地域して、ソースとドレイン領域の低低注率等体段4のみを北方で投し、ビームアニールによりな低低に対する。低低する場合には、N型の不移台には、不移台には、不移台には、不移台には、不移台には、不移台には、下下下ではは、下下下ではは、不移は、アールではは、不移は、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、変温から的400 での間で収料がストルでは、変温からり400 での間で収料がより、変温からり400 でのホスフィン(アール)を加して、0.024mから9.1 4mの間で地域である。

(B, H。) を0.5ppmから 5ppm ドープしたガス を使用する。又、数尽は1000人から3000人の向に 数定するが、ここでは2700人にする。

次に半導体数をモビームエネルギーをアニールする例について説明する。アニール方法には、レーザや電子ビーム又はランプやヒータなどを用いた多数のエネルギー歌があるが、ここではArレーザを使用してアニールする方法を述べる。

一般にプラズマCVD 生により単級したューミンには数中に水素ガスが含まれているため、このガスを飲金するプレアニールを行うことで改め、アレアニール後の結晶性が良くなる。プレアニール方法はミーミン中の水塩ガスが約500 で以上で映去できることが知られてわり、この温度方法ではであれている。例としては真空または窒素や役式である。例としては真空または窒素や役式である。例としていてきる。又、窒素のエネルギー密度でAェレーデのピームエネルギー密度でAェレーデのピームエネルギー密度でAェレーデのピーム、変素の気で550 で、1時間行っても十分である。続いて

又、P・a~S1の場合には、S1H。にジボラン(B。H。)を哲加して戦級する。次にフェトリツ投術により、ソースとドレイン部分のみ残して値をエッチングして歌去する。エッチング方法は、ドライエッチでもウェットエッチでもよいが、4ファ化メタン(CP。)と酸素(Oi)との混合がスによるアラズマエッチで容易にできる。次にピームエネルギー3で低低炊半導体設(を活性化し、より低低伏化して、コンタクトを良好にする。

第1回がは、フェトリソ技術により再結品年記 体数21をエッチングして宏子分類を行い、数余5 英国気中でアニールを行う工程である。エッチン が例は、叙述のプラズマエッチングにより容易に できる。数余アニールは400 で~600 でで30分以 上行えばよく、一例としては550 でで1時間アニ ールすれば十分である。この数余アニールにより、 降勧品半率体版21のチャネル部表面がほく数化されて、チャネル部の界面が改善される。

第1回のは、ゲート協議員6を増積し、ソース とドレインのコンタクトホールをフォトリソ技術 ()

特開昭63-250178(3)

で形成した後、ゲート延振7. ソース位振8. ド レイン電極9を形成する工程である。ゲート絶縁 取らは、各種CVD法。スパッタ法などで、シリ コン粒化酸(SiOz)やシリコン室化膜(Si Nェ)などが堆積できる。ここでは、SiOェモ プラズマCVD法で地位する方法について説明す る。増積基産は煮塩から300 七の間で、緊犸ガス はSIH。とN. Oを主に使う、設厚は、500 Å から3000人の間で堆積する。堆積後、食業雰囲気 中で550 で、し時間のアニールを行い、ゲート語 **通設の政党を奔上させる。次にソースとドレイン** 部分のコンテクトホールは、フォトリソ技術によ り形成した後、ゲート電性で、ソース電圧を、ド レイン電価3を堆積する。堆積方法は、スパッタ や運动法があり、材料もA8-S1、Mo-Sl。 W-S!などの金銭シリサイドがある。一倒とし ては、マグネトロンスパック性でAI-S~を0. 5 μmから1 μmで程積する。

第2回4~44は、本発明の第2実施例の工程を 示す新国因である。第1実施例との違いは、ソー

工程を示す断面図、第3図以、№は本発明と従来 の工程によるTFTの特性を説明するための図面 である。

1・・・接種基板

2・・・半部体膜

3・・・ピームエネルギー

4・・・低抵抗半導体膜

5・・・酸素

6 - ・・ゲート総縁数

て・・・ゲート電極

8・・・ソース電視

9・・・ドレイン電伍

21 · · · 再钻路半部件膜

41··· 佐抵抗領域


N F

出版人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 (仏)(名) スとドレインの低級抗領域はをイオン注人で製作する点である。一例としては、NチャネルTFTを製作する場合に、第2回回に示すようにリン(P)のイオン注人により、係既抗額域41を形成する。他の工程は、第1実施例と同じである。
(発明の効果)

本処明は、ゲート地球製5を収扱する前に、股票アニールを行うことにより、ナーネル部の界間が改善される。その効果は、第3回回、間に示すTPTの!。 - V。 特性からわかる。第3回回は、股票アニールを行わない健康の方法で、 V。 < 0 となって、 V。 - 0 での 1 。が10-1 人と大きくなっている。 数案アニールを行った本気明の工程による特性は第3回回に示すように V。 < 0 となり、及い特性を示している。

4. 図図の簡単な最明

第1図以~以は木丸切の第1支施例の工程を示す新国図、第2図以~以は木丸切の第1支施例の72支施例の




本発明の第1次施州のI程を示す断面図 第 1 図


特開昭63-250178(4)


(

()



本是明の第2次定例の工程を示す財面団 第 2 図





製作したTFTのID-VG特色団 第 3 図